

学位論文の要旨

専攻名	大分大学大学院工学研究科 物質生産工学専攻	ふりがな 氏名	ふくもと こうじ 福本 晃二	
学位論文題目	大規模集積回路の製造起因故障ならびに大量解析技術に関する研究			

ロジック系デバイスやメモリデバイス製品の早期目標歩留まり達成と目標歩留まりの維持、かつ高信頼性の確保は半導体メーカーにとってビジネス的に極めて重要だが、物理的寸法の微細化、そして新規デバイス構造、製造プロセス、新規材料の導入による新製品としての機能・性能実現を達成するための課題がある。こうした課題を克服するためには、試作の段階で新しい機能、回路、材料、プロセス技術、デバイス構造などの導入による問題点を早期に洗い出し、解決していく必要がある。この課題に対応するため、本研究では、故障解析技術、物理解析技術を用いた、大規模集積回路(LSI)デバイスの故障解析に関する研究を行った。

まず、大量解析技術に関する研究では、メモリデバイスの解析に有力な、メモリセル単位の正常/故障分布情報を扱う Fail Bit Map(FBM)解析ツールである FLEXS(Fault Isolation Expert System)に、同一のサンプルに対して異なるテスト条件下で取得した複数の FBM の認識結果の関連付けを行い、FBM 空間の同一領域に出現する故障分布の組み合わせによるモード分類を行う機能を新たに組み込んだ。本手法をフラッシュメモリ搭載のテスト構造のデバイスに適用した結果、テストの結果から物理的な解析を行うことなく、故障原因を推定できることが実証できた。

次に、LSI 中に発生する局部的な応力によるトランジスタ性能への影響とそのメカニズムに関する研究では、素子分離プロセスや素子分離構造がトランジスタ特性へ及ぼす影響に着目し、素子分離に埋め込んだ酸化膜表面の後退量がトランジスタ特性に与える影響を調査した。その結果、後退量が多い方が安定したトランジスタ特性を得ることができることが判明した。一方、後退量が少ない条件では、トランジスタのソース-ドレイン間の電流リーク量が増加し、そのリーク量が特定の増加量になっていることを見出した。この事象の根本的な要因を調査するため、透過電子顕微鏡によるデバイス構造解析を行い、素子分離に埋め込んだ酸化膜表面の後退量が少ない条件では後退量が多い条件に比べ、転位(結晶欠陥)が発生する確率が高くなることを見出した。結晶欠陥発生要因調査の一環として高精度 CBED 解析を行い、素子分離端の底部における歪量が後退量に応じて異なっており、後退量を多くすると歪量が低減されることを見出し、素子分離端の局所的な応力増加が転位発生の根本的な原因であり、転位発生によりトランジスタのリーク電流増加を招くことを突き止めた。

最後に、LSI の基板に用いられるシリコンウェーハにおける LSI 製造上の課題とメカニズムに関する研究では、Cu 汚染/ピット故障に着目し、その評価に対して Cu デコレーション法が有効であり、SEM 観察との組み合わせにより形状評価が可能であることを示した。本手法を実際の評価に適用した結果、Cu 汚染/ピット故障は大きさ 30nm 程度のピットであることが判明した。また、Cu 汚染/ピット故障のデバイス特性への影響はゲート酸化膜の耐圧劣化として現れ、水素アニールおよびエピタキシャル成長がデバイス特性への影響を改善できることを実証した。また、水素アニールおよびエピタキシャル成長による Cu 汚染/ピット故障の改善メカニズムは、シリコン原子の表面マイグレーションと再配列で説明可能であることを示した。

以上、LSI デバイスの故障解析に関する研究の結果、大量解析により LSI 製造の歩留まり低下を引き起こす故障原因を、大量解析技術の適用により解明した。また LSI 製造時に発生する局所的な応

力の発生機構とトランジスタ特性への影響調査と対策効果の実証、そしてシリコンウェーハにおける製造プロセス上の問題点とデバイスへの影響調査および対策効果の実証により、さらなる高性能、高信頼性の LSI の実現に寄与できることを示した。

(注) 和文 2,000 字又は英文 800 語以内

続紙 有 無

(様式課程博士8)

学位論文審査結果の要旨

専攻	物質生産工学専攻 専攻	氏名	福本 晃二
論文題目	大規模集積回路の製造起因故障ならびに大量解析技術に関する研究		
主査	教授 益子 洋治		
審査委員	教授 沖野 隆久		
審査委員	准教授 鍋島 隆		
審査委員	名誉教授 中野 忠夫		
審査委員	教授 佐藤 真一		

審査結果の要旨 (1000字以内)

LSI（半導体大規模集積回路）は高度情報処理・通信分野を始め我々の日常生活を支えるさまざまなシステムの基盤となっており、そのため高い信頼性が求められている。

本研究は益々高機能・性能化を求め、微細化・高集積化、新規材料・製造技術の導入の進行するLSIデバイスの故障解析に関するものであり、解析評価技術の開発、およびデバイス性能の劣化・故障要因の解明とその対策のための研究を行い、次の3つの成果を上げている。

1つは、汎用製品で大量の解析を必要とされるメモリデバイスの解析のために、シリコンウェーハ上の故障ビットマップ(FBM)を使用して大量解析を行うインテリジェント機能をもった自動解析システムの開発を行っている。テスト条件を変化させて取得した複数のFBMを複合的に処理する新たな解析手法を開発、システムに組み込むことで、故障の認識・解析精度を大きく向上させている。

2つめは、LSIの誤動作要因となるチップ上の個々のトランジスタの異常リーク電流発生と製造工程の一部である素子分離プロセスとの関連を明らかにするとともに、ナノ領域で発生する局所的応力、それによって誘起される結晶欠陥の関与を含めてリーク電流の発生メカニズムを明らかにし、その解決策を提示している。

最後は、LSIチップの基板となるシリコンウェーハ上の極微量汚染物がデバイス故障を引き起こす現象の1つとなるCu汚染/ピット故障に関する研究で、このCu汚染起因ピットの評価法としてCuデコレーション法の有効性の提示、ならびにこのピットのデバイス特性への影響を明確化している。さらにそのピット影響の除去対策を有効性の検証を含めて提案している。

これらの、大規模化するLSIの大量解析技術の提供、ならびに新たな故障メカニズム解明、さらにそれに基づく対策を含めた研究成果は、実際のLSIの製造にも適用開始されており、将来にわたるLSIデバイスの信頼性の向上とその高歩留まり・安定生産にも大きく貢献するものである。さらには、半導体産業のみならず、LSIの組み込まれる製品や社会システムの信頼性向上にも貢献することになる。

また、論文審査会、論文公聴会における著者の説明は明確であり、的確な質疑応答が行われた。よって、本研究は博士(工学)の学位に値するものと認められる。